HDLC通信模块发送接收模块VHDL源码
HDLC通信模块发送接收模块VHDL源码...
HDLC通信模块发送接收模块VHDL源码...
This a VHDL implementation of an HDLC controller...
基于VHDL的HDLC协议实验基于VHDL的HDLC协议实验...
本文以符号多项式理论为基础,从理论上论证了任意长度比特组合的CRC校验码的并行算法,提出了并行CRC计算的数学模型,并且以8位二进制序列(即一个字节)为例,介绍了利用此数学模型计算校验码的方法,最后给出了与此算法相对应的VHDL模型。经过对实验数据的对比分析,表明文中所提并行CRC算法的关键路径延迟...
HDLC接口的实现,用VHDL写的,带有文档!...